Dynamic Vth (DVth) 量測設備開發 | 獨家 DDL 架構
專為解決第三代半導體閘極不穩定性設計，本系統提供頂級的 Dynamic Vth Test 解決方案。能精準量測並分析 GaN Dynamic Vth Degradation 機制，擺脫傳統量測儀器的速度限制。不論是半導體製程調整，或是學術前瞻研究，我們皆提供專業的 Threshold Voltage Characterization 技術諮詢、樣品代測與先測後購評估。
什麼是 DVth 漂移？
臨界電壓 Vth，是指讓晶片開始導通所需的最低閘極電壓。
- 靜態下的 Vth：
在 Datasheet 上是個固定值（例如 1.5V ~ 2.0V）。 - 高頻高壓動態下的 DVth：
當元件處於連續開關（Switching）且汲極承受高壓（如 400V Stress）時，Gate 結構與汲極極邊緣（Gate Stack / Gate Edge）會發生電子捕獲（Electron Trapping）或電洞捕獲（Hole Trapping）。 - 正向漂移（Positive Shift，如下圖右下黃線）：
電子被抓進 Gate 下方，導致 Vth 向右大幅偏移（例如從 1.5V 飆升到 3.0V 以上）。
數據解讀：告別 Datasheet 靜態 Id-Vg 曲線的「理想假象」
- 藍線（Static）：
傳統靜態測試時，Vg 只要到 1.2V 元件就開始導通了。 - 紅線（Gate Switching Only, 0V）：
光是 Gate 開始高頻開關，曲線就開始右移。 - 綠線 (400V ZVS) & 黃線 (400V HSW)：
當加上 400V 汲極高壓與硬切換（HSW）時，曲線直接向右暴衝！元件要到 2.5V ~ 3.0V 才能開啟。
「靜態規格看指標，動態實測看品質：不同 GaN 架構在全電壓下的真實退化軌跡」
「若僅依賴傳統單點量測，您將無法察覺 Ohmic Gate Vth 左移的直通風險，也無法預估 Schottky Gate Vth 右移的發熱災難。DDL 提供的全電壓動態掃描，能為您繪製出無死角的物理邊界地圖。」